加入25年中科院考研群 加入25年中科大考研群
半导体研究所 韩伟华 男 博导
 

科院考研推荐链接:

考研资料:中科院考研真题  

考研信息:找个直系学长,咨询考研问题   

考研一对一:学长带队,复习不累

研究领域

1、量子效应硅纳米结构晶体管的研究 

    过去的数十年中, CMOS 晶体管特征尺寸遵循摩尔定律从微米尺度向纳米尺度不断缩小,器件性能及其集成度得到持续提升。低成本、低功耗、高集成度仍在持续驱动 CMOS 器件的纳米化进程。随着CMOS器件特征尺寸缩小到10 nm以下,一方面在越来越短的沟道上实现掺杂浓度和类型的突变,变得越来越困难;而另一方面在越来越细的沟道中杂质波动对器件电学性能的影响也越来越大。近10年以来,纳米尺度下掺杂原子对晶体管性能影响的研究不断升温,硅单原子晶体管的概念正在变为现实。杂质在接近原子尺度的局域纳米空间将变得分立,电子通过电离的杂质将表现出显著的量子效应。单原子晶体管代表的是固态器件的最终尺度极限,杂质原子的尺度与2 nm左右的波尔半径相当,杂质原子的数量、分布和电离能都会决定器件的性能。单原子晶体管依赖电离杂质作为量子点工作,是单电子晶体管器件家族中的特殊成员。传统单电子晶体管依赖纳米加工形成的人造库仑岛进行工作,库仑岛由栅电极诱导电势限制或沟道起伏纳米空间限制形成。单原子晶体管中的电离杂质能级位于导带底部附近,电荷输运通过分立的杂质能级,最多容许两个电子通过。栅控电流谱的研究可以揭示电离杂质的许多重要的信息和潜在的应用方向。 

2、硅基横向III-V纳米线晶体管的研究 

    根据2014年《全球半导体技术发展路线图》,基于硅衬底生长的高迁移率III-V族沟道材料被认为是进一步提升CMOS器件性能的重点。然而,在硅衬底上外延生长III-V族半导体薄膜材料时,晶格失配产生的大量位错会破坏晶体质量,因此必须生长比较厚的缓冲层,严重影响了器件的制备和应用。近年来,高质量的III-V族纳米线不需要缓冲层就可以无位错生长在晶格失配高达12%的硅衬底上。这是因为III-V族纳米线结构与硅衬底接触面积小,可以从纳米线上表面和侧面两个维度释放晶格失配应力和热失配。研究表明,只要纳米线的直径小于某一临界直径,其外延生长就可以无须缓冲层而不受晶格失配的制约。一方面,利用金纳米颗粒催化剂辅助的气-液-固相(VLS)生长技术,将Au纳米颗粒在硅衬底上定位,就可以实现III-V族纳米线定位生长。另一方面,采用电子束曝光、多孔氧化铝模板(AAO)、纳米压印光刻或自组装纳米球光刻等技术在硅介质层表面定义周期孔成核点, 通过自组织生长获得整齐的纳米线阵列,不需要金属催化剂就可以选区生长III-V族纳米线。由于硅基横向III-V纳米线晶体管结构更加适合于逻辑电路的设计和平面工艺制备需求,因此在硅衬底上横向外延生长III-V族纳米线及其晶体管的制备将成为未来信息领域的热点研究课题。

招生信息

招收硕士和博士研究生,具有半导体物理与器件、固体物理和集成电路的专业背景,未来主要从事半导体微纳结构器件物理和电路设计的研究。
招生专业
080903-微电子学与固体电子学
085209-集成电路工程
085208-电子与通信工程
招生方向
半导体纳米器件和电路
新型微电子、光电子器件及其集成技术的研究、开发与应用

教育背景

2002-01--2004-03 日本北海道大学量子电子学中心 博士后 
1998-08--2001-07 中国科学院半导体研究所 博士 
1995-09--1998-06 吉林大学 硕士 
学历
-- 研究生 
学位
-- 博士 

工作经历

   
工作简历
2004-04--今 中国科学院半导体研究所集成技术中心 研究员 
社会兼职
   

教授课程

半导体微纳器件及其应用 、 半导体微纳加工技术、 半导体微纳器件及其应用、 电子束曝光技术

专利与奖励

   
奖励信息
   
专利成果
(1) 围栅控制结构的硅基单电子晶体管及其制作方法,发明,2007,第1作者,专利号:ZL.200710119835.9 
(2) 具有双量子点接触结构的硅基单电子器件及其制作方法,发明,2007,第1作者,专利号:ZL 200710119834.4 
(3) 硅基单电子神经元量子电路,发明,2007,第1作者,专利号:ZL200710120102.7 
(4) 一种利用时间编码控制权重和信息整合的方法 ,发明,2010,第1作者,专利号:CN201010201589.3 
(5) 依赖晶面的三维限制硅纳米结构的制备方法,发明,2008,第2作者,专利号:CN200810224109.8 
(6) 通过注氧进行量子限制的硅基单电子晶体管及制作方法,发明,2005,第1作者,专利号:ZL200510086640 
(7) 一种具有侧栅结构的硅基单电子记忆存储器及其制作方法,发明,2006,第1作者,专利号:ZL200610114189 
(8) 基于脉冲耦合的硅纳米线CMOS神经元电路,发明,2009,第1作者,专利号:CN200910091405.X 
(9) 具有图像分割功能的脉冲耦合神经网络的实现电路 ,发明,2010,第2作者,专利号:CN201010231216.0 
(10) 一种基于体硅材料的无结硅纳米线晶体管结构设计及制备方法,发明,2012,第2作者,专利号:201210408617.8 
(11) 纳米孔与金属颗粒复合陷光结构太阳能电池及制备方法,发明,2013,第2作者,专利号:201310121314.0 
(12) 一种硅基III-V族纳米线选区横向外延生长方法,发明,2013,第1作者,专利号:201310232595.9 
(13) 硅基横向In(Ga)As纳米线多面栅晶体管结构及其制备方法,发明,2013,第1作者,专利号:201310233363.5 
(14) SOI叉指结构衬底Ⅲ-Ⅴ族材料沟道薄膜晶体管及制备方法,发明,2015,第2作者,专利号:201510433864.7 
(15) 基于SOI衬底的单杂质原子无结硅纳米线晶体管及制备方法,发明,2015,第2作者,专利号:201510192461.8 
(16) 基于SOI衬底的Ⅲ-V族纳米线平面晶体管及制备方法,发明,2015,第2作者,专利号:201510236328.8 
(17) 基于SOI衬底的横向纳米线叉指结构晶体管及制备方法,发明,2015,第2作者,专利号:201510245793.8 

出版信息

   
发表论文
(1) Fermi level pinning effects at gate dielectric interfaces influenced by interface state densities,Chinese Physics B ,2015,通讯作者 
(2) Electron transport behaviors through donor-induced quantum dot array in heavily n-oped unctionless nanowire transistors, J. Appl. Phys.,2015,通讯作者 
(3) Investigation of mobility enhancement of junctionless nanowire transistor at low temperatures,Journal of Vacuum Science and Technology ,2015,通讯作者 
(4) Charge trapping in surface accumulation layer of heavily doped junctionless nanowire transistors,Chinese Physics B ,2015,通讯作者 
(5) Observation of Degenerate One-Dimensional Subbands in Single n-Channel Junctionless Nanowire Transistors,IEEE Electron Device Letter,2015,通讯作者 
(6) 基于硅基图形衬底的III-V族材料生长,微纳电子技术,2015,通讯作者 
(7) Current-voltage spectroscopy of dopant-induced quantum-dots in heavily n-doped,Applied Physics Letters,2014,通讯作者 
(8) Impact of CHF3 Plasma Treatment on AlGaN/GaN HEMTs Identified by Low-Temperature Measurement,Chinese Physics Letters,2014,通讯作者 
(9) Quantum transport characteristics in single and multiple N-channeljunctionless nanowire transistors at low temperatures,Chinese Physics B,2014,通讯作者 
(10) Transport through dopant atom arrays in silicon junctionless nanowire transistor,IEEE International Conference on Solid-State and Integrated Circuits Technology Proceedings,2014,通讯作者 
(11) Bio-inspired electromagnetic protection based on neural information processing,J. Bionic Eng.,2014,第4作者 
(12) Low-temperature study of array of dopant atoms on transport behaviors in silicon junctionless nanowire transistor, J. Appl. Phys.,2014,通讯作者 
(13) 硅基III-V族纳米线晶体管,微纳电子技术,2014,通讯作者 
(14) Low-temperature electron mobility in heavily n-doped junctionless nanowire transistor,Applied Physics Letter,2013,通讯作者 
(15) Low-Temperature Performance of Accumulation-Mode p-Channel Wrap-Gated FinFETs,Journal of Nanoscience and Nanotechnology,2013,通讯作者 
(16) Enhanced optical absorption in nanohole-textured silicon thin film solar cells with rear-located metal particles,Optics Letter,2013,通讯作者 
(17) Temperature dependence of electronic behaviors in n-type multiplechannel junctionless transistors,Journal of Applied Physics,2013,通讯作者 
(18) Low-Temperature Quantum Transport Characteristics in Single N-channel Junctionless Nanowire Transistors,IEEE Electron Device Letters,2013,通讯作者 
(19) Femtosecond laser lithography technique for submicron T-gate fabrication on positive photoresist,Optical Engineering ,2012,通讯作者 
(20) T-shaped gate AlGaN/GaN HEMTs fabricated by femtosecond laser lithography without ablation,,Applied Physics A,2012,通讯作者 
(21) Analysis on ohmic contact of Ti/Al/Ni/Au to AlGaN/GaN HEMT by multi-step annealing process,Journal of Semiconductors,2012,第4作者 
(22) Analog CMOS pulse-coupled neuron circuit with multipath-switching device,IEEE International Conference on Solid-State and Integrated Circuits Technology Proceedings ,2012,通讯作者 
(23) 硅基太阳能电池的表面纳米织构及制备,微纳电子技术,2012,第2作者 
(24) A Design of Pulse Coded CMOS Neuron Circuit,Chinese Journal of Electron Devices,2011,通讯作者 
(25) On the drive current of accumulation-mode p-channel SOI based wrap-gated Fin-FETs,Chinese Journal of Semiconductors,2011,通讯作者 
(26) An efficient dose-compensation method for proximity effect correction,Chinese Journal of Semiconductors,2010,第2作者 
(27) Experimental Study on the Subthreshold Swing of Silicon Nanowire Transistors,Journal of Nanoscience and Nanotechnology,2010,通讯作者 
(28) Reduction of proximity effect in fabricating nanometer-spaced nanopillars by two-step exposure,Chinese Journal of Semiconductors,2009,第3作者 
(29) Fabrication of Silicon Crystal-Facet-Dependent Nanostructures by Electron-Beam Lithography,Chinese Journal of Semiconductors,2008,第2作者 
(30) Detection of Terahertz photon by GaAs-Based single electron transistor at low temperatures,Chinese Journal of Semiconductors ,2007,第1作者 
(31) Fabrication of a high quality etching mask for two-dimensional photonic crystal structures,Chinese Journal of Semiconductors,2006,第3作者 
(32) Terahertz response of Schottky wrap gate-controlled quantum dots,Phys. Stat. Sol. (c),2003,第2作者 
(33) A thermodynamic model on hydrogen-induced silicon surface layer cleavage,Journal of Applied Physics,2001,第1作者 
(34) Modeling the dynamics of Si wafer bonding during annealing,Journal of applied physics,2000,第1作者 
(35) Elastic deformation of wafer surfaces in bonding,Journal of Applied Physics ,2000,第1作者 
(36) Spontaneous emission factor for semiconductor super-luminescent diodes, Journal of Applied Physics,1999,第2作者 
发表著作
(1) 走向量子鳍式场效应晶体管,Toward Quantum FinFET,Springer,2013-12,第1作者 

科研活动

   
科研项目
(1) 基于低能场发射电子的三维微纳加工与原位测量系统,参与,国家级,2014-01--2018-10 
(2) 硅基III-V族纳米线选区横向生长及其高迁移率3D晶体管研究,主持,国家级,2014-01--2017-12 
(3) 纳米器件制备工艺创新与应用基础研究,主持,国家级,2010-01--2014-08 
参与会议
(1) Analog CMOS pulse-coupled neuron circuit with multipath-switching device,2012-10,Weihua Han*, Ying Xiong, Kai Zhao, Yanbo Zhang, Fuhua Yang 
(2) An Analog CMOS Pulse Coupled Neural Network for Image Segmentation,2010-11,Y. Xiong, W.H. Han 
(3) Self-limiting oxidation of silicon nanostructure on silicon-on-insulator substrate ,2009-12,WH Han 
(4) Fabrication method of silicon nanostructures by anisotropic etching,2008-09,WH Han 

合作情况

   
项目协作单位
   

 

 


 

 

 

 
 
上一篇: 中国科学院国家授时中心 韩伟 男 下一篇:沈阳计算技术研究所 韩卫光 男 博导

在线咨询

进入QQ咨询

王老师

微信咨询

杨老师

进入20中科院QQ群

709867297

进入20中科大QQ群

680149146

友情链接

科大科院考研网版权所有 © 2020-2022 皖ICP备2021018242号