中国科学院微电子研究所 霍宗亮 男 博导
作者：科大科院考研网 发表时间：2019-12-11 来源：研招办
科院考研推荐链接：
研究领域
招生信息
招生专业
080903-微电子学与固体电子学
085208-电子与通信工程
085208-电子与通信工程
招生方向
新型纳米存储器件与集成技术
集成电路先导工艺技术
集成电路先导工艺技术
教育背景
1994-09--2003-07 北京大学 本、硕、博士学位
学历
学位
工作经历
工作简历
2010-03~现在, 中科院微电子研究所, 研究员
2003-09~2010-02,韩国.三星半导体研发中心, 高级工程师
2003-09~2010-02,韩国.三星半导体研发中心, 高级工程师
社会兼职
教授课程
存储器工艺与器件技术
集成电路制造工艺与设备
集成电路制造工艺与设备
专利与奖励
奖励信息
（1） 成电路产业技术创新战略联盟技术创新奖, 其他, 2018
（2） 2017年度中国科学院微电子研究所科研成果一等奖, 研究所（学校）, 2017
（3） 2017年度中国科学院微电子研究所研究生喜爱的导师, 研究所（学校）, 2017
（4） 2016年度中国科学院微电子研究所显著科研进展, 研究所（学校）, 2016
（5） 2016年度中国科学院微电子研究所研究生喜爱的导师, 研究所（学校）, 2016
（6） 22纳米集成电路核心工艺技术及应用, 一等奖, 市地级, 2016
（7） 2015年度中国科学院微电子研究所研究生喜爱的导师, 研究所（学校）, 2015
（8） 2015年度中国科学院微电子研究所科研成果奖一等奖, 一等奖, 研究所（学校）, 2015
（9） 2015年度中国科学院“****”终期评估优秀, 院级, 2015
（10） 2014年度中国科学院杰出科技成果奖, 院级, 2014
（2） 2017年度中国科学院微电子研究所科研成果一等奖, 研究所（学校）, 2017
（3） 2017年度中国科学院微电子研究所研究生喜爱的导师, 研究所（学校）, 2017
（4） 2016年度中国科学院微电子研究所显著科研进展, 研究所（学校）, 2016
（5） 2016年度中国科学院微电子研究所研究生喜爱的导师, 研究所（学校）, 2016
（6） 22纳米集成电路核心工艺技术及应用, 一等奖, 市地级, 2016
（7） 2015年度中国科学院微电子研究所研究生喜爱的导师, 研究所（学校）, 2015
（8） 2015年度中国科学院微电子研究所科研成果奖一等奖, 一等奖, 研究所（学校）, 2015
（9） 2015年度中国科学院“****”终期评估优秀, 院级, 2015
（10） 2014年度中国科学院杰出科技成果奖, 院级, 2014
专利成果
（ 1 ） Semiconductor memory device having DRAM cell mode and non-volatile memory cell mode and operation method therefore, 发明, 2008, 第 1 作者, 专利号: US2008/0048239 A1
（ 2 ） Charge trap flash memory device and memory card and system including the same, 发明, 2008, 第 1 作者, 专利号: US 2008/0246078 A1
（ 3 ） 一种垂直型NROM存储结构及其制备方法, 发明, 2014, 第 1 作者, 专利号: 201010573812.7
（ 4 ） 三维半导体存储器件及其制备方法, 发明, 2014, 第 1 作者, 专利号: 201010599602.5
（ 5 ） semiconductor memory devices and methods of fabricating the same, 发明, 2007, 第 1 作者, 专利号: US 7274066 B2
（ 6 ） 阻变型随机存储单元及存储器, 发明, 2014, 第 1 作者, 专利号: 201110026944.2
（ 7 ） 非挥发型存储单元及存储器, 发明, 2014, 第 1 作者, 专利号: 201110026927.9
（ 8 ） Non-volatile memory device and methods of fabricating the same, 发明, 2009, 第 1 作者, 专利号: US2009/0239367 A1
（ 9 ） 一种无电容型动态随机访问存储器结构及其制备方法, 发明, 2014, 第 1 作者, 专利号: 201010251514.6
（ 10 ） 具有高速低压操作的高可靠性分裂栅非挥发性存储器结构, 发明, 2013, 第 1 作者, 专利号: 201010235059.0
（ 11 ） 具有高变比能力的电阻转变存储器结构及其制备方法, 发明, 2010, 第 1 作者, 专利号: 201010574007.6
（ 12 ） 阻变随机存储装置及系统, 发明, 2010, 第 1 作者, 专利号: 201010599603.X
（ 13 ） 制备三维半导体存储器件的方法, 发明, 2014, 第 1 作者, 专利号: 201010611894.X
（ 14 ） 电荷俘获型栅堆栈及存储单元, 发明, 2011, 第 1 作者, 专利号: 201110050091.6
（ 15 ） 一种非挥发性存储器件的编程方法 , 发明, 2011, 第 1 作者, 专利号: 201110022638.1
（ 16 ） 非易失性三维半导体存储器件及制备方法, 发明, 2015, 第 1 作者, 专利号: 201110390695.5
（ 17 ） 三维层叠存储器及其制造方法, 发明, 2011, 第 1 作者, 专利号: 201110376702.6
（ 18 ） 非挥发性半导体存储单元、器件及制备方法, 发明, 2014, 第 1 作者, 专利号: 201010527589.2
（ 19 ） 一种半导体存储单元、器件及其制备方法, 发明, 2010, 第 1 作者, 专利号: 201010541156.2
（ 20 ） 半导体存储单元、器件及其制备方法, 发明, 2015, 第 1 作者, 专利号: 201010541159.6
（ 21 ） 半导体存储器及其制造方法, 发明, 2011, 第 1 作者, 专利号: 201110412811.9
（ 22 ） 半导体存储器及其制造方法, 发明, 2012, 第 1 作者, 专利号: 201210035735.9
（ 23 ） 一种抬升共源区的NOR型闪存单元及其制备方法, 发明, 2013, 第 1 作者, 专利号: 201310145993.7
（ 24 ） 三维半导体器件及其制造方法, 发明, 2017, 第 1 作者, 专利号: 201410169315.9
（ 25 ） 三维半导体器件制造方法, 发明, 2017, 第 1 作者, 专利号: 201410174677.7
（ 26 ） 三维半导体器件制造方法, 发明, 2017, 第 1 作者, 专利号: 201410207317.2
（ 27 ） 三维半导体器件及其制造方法, 发明, 2018, 第 1 作者, 专利号: 201410283868.7
（ 28 ） 三维半导体器件及其制造方法, 发明, 2018, 第 1 作者, 专利号: 201410284519.7
（ 29 ） 三维半导体器件及其制造方法, 发明, 2017, 第 1 作者, 专利号: 201410284777.5
（ 30 ） 三维存储器及其制造方法, 发明, 2017, 第 1 作者, 专利号: 201410404550.X
（ 31 ） 半导体器件及其制造方法, 发明, 2018, 第 1 作者, 专利号: 201510580584.9
（ 32 ） 三维半导体器件及其制造方法, 发明, 2018, 第 1 作者, 专利号: 201510680212.3
（ 33 ） 三维半导体器件及其制造方法, 发明, 2015, 第 1 作者, 专利号: 201510685648.1
（ 34 ） 三维半导体器件及其制造方法, 发明, 2018, 第 1 作者, 专利号: 201510713805.5
（ 35 ） 三维半导体器件及其制造方法, 发明, 2015, 第 1 作者, 专利号: 201510738219.6
（ 36 ） 电阻转变存储器及其制备方法, 发明, 2011, 第 1 作者, 专利号: PCT/CN2011/076637
（ 37 ） 三维半导体存储器件及其制备方法, 发明, 2015, 第 1 作者, 专利号: 9000409
（ 38 ） 阻变型随机存储单元及存储器, 发明, 2014, 第 1 作者, 专利号: 13/502,832
（ 39 ） 半导体存储单元、器件及其制备方法, 发明, 2016, 第 1 作者, 专利号: 8927963
（ 40 ） 非挥发性存储单元及存储器, 发明, 2011, 第 1 作者, 专利号: PCT/CN2011/076689
（ 41 ） 制备三维半导体存储器件的方法, 发明, 2011, 第 1 作者, 专利号: PCT/CN2011/076695
（ 42 ） 一种垂直沟道型三维半导体存储器件及其制备方法, 发明, 2012, 第 1 作者, 专利号: PCT/CN2012/086511
（ 43 ） 一种垂直沟道型三维半导体存储器件及其制备方法, 发明, 2012, 第 1 作者, 专利号: PCT/CN2012/086511
（ 44 ） 三维半导体器件及其制造方法, 发明, 2014, 第 1 作者, 专利号: PCT/CN2014/081923
（ 45 ） 三维半导体器件制造方法, 发明, 2014, 第 1 作者, 专利号: PCT/CN2014/081924
（ 46 ） 三维半导体器件制造方法, 发明, 2014, 第 1 作者, 专利号: PCT/CN2014/081925
（ 47 ） 三维半导体器件及其制造方法, 发明, 2014, 第 1 作者, 专利号: PCT/CN2014/081926
（ 48 ） 三维存储器及其制造方法, 发明, 2014, 第 1 作者, 专利号: PCT/CN2014/087478
（ 49 ） 半导体器件及其制造方法, 发明, 2015, 第 1 作者, 专利号: PCT/CN2015/095251
（ 50 ） 三维半导体器件及其制造方法, 发明, 2015, 第 1 作者, 专利号: PCT/CN2015/095254
（ 51 ） 三维半导体器件及其制造方法, 发明, 2016, 第 2 作者, 专利号: 201610052951.2
（ 52 ） 一种用于非易失性存储器的读操作方法及装置, 发明, 2016, 第 3 作者, 专利号: 201610821886.5
（ 53 ） 一种电荷泵电路, 发明, 2017, 第 2 作者, 专利号: 201610258416.2
（ 54 ） 一种闪存存储器的擦除方法, 发明, 2016, 第 4 作者, 专利号: 201610574703.4
（ 55 ） 一种读取方法及闪存存储器装置, 发明, 2017, 第 4 作者, 专利号: 201710208361.9
（ 56 ） 一种三维存储器适应性操作装置以及方法, 发明, 2017, 第 4 作者, 专利号: 201710343097.X
（ 57 ） 一种电荷泵系统及三维NAND存储器, 发明, 2017, 第 4 作者, 专利号: 201710847651.8
（ 58 ） 一种三维存储器及其制作方法, 发明, 2017, 第 4 作者, 专利号: 201711115785.7
（ 59 ） 一种三维存储器及其制备方法, 发明, 2017, 第 2 作者, 专利号: 201711165222.9
（ 60 ） 一种鳍式场效应晶体管及其制备方法, 发明, 2017, 第 2 作者, 专利号: 201711165223.3
（ 61 ） 一种非易失三维存储器的控制电路, 发明, 2017, 第 2 作者, 专利号: 201711281993.4
（ 62 ） 一种交叉耦合电荷泵, 发明, 2017, 第 4 作者, 专利号: 201711317955.X
（ 63 ） 一种CMOS振荡器电路, 发明, 2017, 第 4 作者, 专利号: 201711328023.5
（ 64 ） 一种改善阱注入前光刻胶残留的方法, 发明, 2018, 第 3 作者, 专利号: 201810043463.4
（ 65 ） 一种电荷泵系统, 发明, 2018, 第 4 作者, 专利号: 201810072043.9
（ 66 ） 一种基准电压源, 发明, 2018, 第 2 作者, 专利号: 201810072131.9
（ 67 ） 一种CSRAA编码电路及编码器, 发明, 2018, 第 3 作者, 专利号: 201810339429.1
（ 68 ） 一种闪存存储器及其编程验证系统和编程验证方法, 发明, 2018, 第 4 作者, 专利号: 201810373564.8
（ 69 ） 一种非易失性存储器控制系统, 发明, 2018, 第 3 作者, 专利号: 201810869979.4
（ 70 ） 一种适用于半导体存储器的升压电路, 发明, 2018, 第 4 作者, 专利号: 201810695495.2
（ 71 ） 一种脚本辅助的快速全定制设计方法, 发明, 2018, 第 4 作者, 专利号: 201811182556.1
（ 72 ） 基于BCH码的纠错能力可配置低功耗ECC系统实现方法, 发明, 2018, 第 4 作者, 专利号: 201810478220.3
（ 73 ） 一种纠错能力可配置的低功耗BCH码译码电路设计与实现, 发明, 2018, 第 4 作者, 专利号: 201810478181.7
（ 74 ） 一种用于闪存的数据恢复方法, 发明, 2018, 第 4 作者, 专利号: 201810502711.7
（ 2 ） Charge trap flash memory device and memory card and system including the same, 发明, 2008, 第 1 作者, 专利号: US 2008/0246078 A1
（ 3 ） 一种垂直型NROM存储结构及其制备方法, 发明, 2014, 第 1 作者, 专利号: 201010573812.7
（ 4 ） 三维半导体存储器件及其制备方法, 发明, 2014, 第 1 作者, 专利号: 201010599602.5
（ 5 ） semiconductor memory devices and methods of fabricating the same, 发明, 2007, 第 1 作者, 专利号: US 7274066 B2
（ 6 ） 阻变型随机存储单元及存储器, 发明, 2014, 第 1 作者, 专利号: 201110026944.2
（ 7 ） 非挥发型存储单元及存储器, 发明, 2014, 第 1 作者, 专利号: 201110026927.9
（ 8 ） Non-volatile memory device and methods of fabricating the same, 发明, 2009, 第 1 作者, 专利号: US2009/0239367 A1
（ 9 ） 一种无电容型动态随机访问存储器结构及其制备方法, 发明, 2014, 第 1 作者, 专利号: 201010251514.6
（ 10 ） 具有高速低压操作的高可靠性分裂栅非挥发性存储器结构, 发明, 2013, 第 1 作者, 专利号: 201010235059.0
（ 11 ） 具有高变比能力的电阻转变存储器结构及其制备方法, 发明, 2010, 第 1 作者, 专利号: 201010574007.6
（ 12 ） 阻变随机存储装置及系统, 发明, 2010, 第 1 作者, 专利号: 201010599603.X
（ 13 ） 制备三维半导体存储器件的方法, 发明, 2014, 第 1 作者, 专利号: 201010611894.X
（ 14 ） 电荷俘获型栅堆栈及存储单元, 发明, 2011, 第 1 作者, 专利号: 201110050091.6
（ 15 ） 一种非挥发性存储器件的编程方法 , 发明, 2011, 第 1 作者, 专利号: 201110022638.1
（ 16 ） 非易失性三维半导体存储器件及制备方法, 发明, 2015, 第 1 作者, 专利号: 201110390695.5
（ 17 ） 三维层叠存储器及其制造方法, 发明, 2011, 第 1 作者, 专利号: 201110376702.6
（ 18 ） 非挥发性半导体存储单元、器件及制备方法, 发明, 2014, 第 1 作者, 专利号: 201010527589.2
（ 19 ） 一种半导体存储单元、器件及其制备方法, 发明, 2010, 第 1 作者, 专利号: 201010541156.2
（ 20 ） 半导体存储单元、器件及其制备方法, 发明, 2015, 第 1 作者, 专利号: 201010541159.6
（ 21 ） 半导体存储器及其制造方法, 发明, 2011, 第 1 作者, 专利号: 201110412811.9
（ 22 ） 半导体存储器及其制造方法, 发明, 2012, 第 1 作者, 专利号: 201210035735.9
（ 23 ） 一种抬升共源区的NOR型闪存单元及其制备方法, 发明, 2013, 第 1 作者, 专利号: 201310145993.7
（ 24 ） 三维半导体器件及其制造方法, 发明, 2017, 第 1 作者, 专利号: 201410169315.9
（ 25 ） 三维半导体器件制造方法, 发明, 2017, 第 1 作者, 专利号: 201410174677.7
（ 26 ） 三维半导体器件制造方法, 发明, 2017, 第 1 作者, 专利号: 201410207317.2
（ 27 ） 三维半导体器件及其制造方法, 发明, 2018, 第 1 作者, 专利号: 201410283868.7
（ 28 ） 三维半导体器件及其制造方法, 发明, 2018, 第 1 作者, 专利号: 201410284519.7
（ 29 ） 三维半导体器件及其制造方法, 发明, 2017, 第 1 作者, 专利号: 201410284777.5
（ 30 ） 三维存储器及其制造方法, 发明, 2017, 第 1 作者, 专利号: 201410404550.X
（ 31 ） 半导体器件及其制造方法, 发明, 2018, 第 1 作者, 专利号: 201510580584.9
（ 32 ） 三维半导体器件及其制造方法, 发明, 2018, 第 1 作者, 专利号: 201510680212.3
（ 33 ） 三维半导体器件及其制造方法, 发明, 2015, 第 1 作者, 专利号: 201510685648.1
（ 34 ） 三维半导体器件及其制造方法, 发明, 2018, 第 1 作者, 专利号: 201510713805.5
（ 35 ） 三维半导体器件及其制造方法, 发明, 2015, 第 1 作者, 专利号: 201510738219.6
（ 36 ） 电阻转变存储器及其制备方法, 发明, 2011, 第 1 作者, 专利号: PCT/CN2011/076637
（ 37 ） 三维半导体存储器件及其制备方法, 发明, 2015, 第 1 作者, 专利号: 9000409
（ 38 ） 阻变型随机存储单元及存储器, 发明, 2014, 第 1 作者, 专利号: 13/502,832
（ 39 ） 半导体存储单元、器件及其制备方法, 发明, 2016, 第 1 作者, 专利号: 8927963
（ 40 ） 非挥发性存储单元及存储器, 发明, 2011, 第 1 作者, 专利号: PCT/CN2011/076689
（ 41 ） 制备三维半导体存储器件的方法, 发明, 2011, 第 1 作者, 专利号: PCT/CN2011/076695
（ 42 ） 一种垂直沟道型三维半导体存储器件及其制备方法, 发明, 2012, 第 1 作者, 专利号: PCT/CN2012/086511
（ 43 ） 一种垂直沟道型三维半导体存储器件及其制备方法, 发明, 2012, 第 1 作者, 专利号: PCT/CN2012/086511
（ 44 ） 三维半导体器件及其制造方法, 发明, 2014, 第 1 作者, 专利号: PCT/CN2014/081923
（ 45 ） 三维半导体器件制造方法, 发明, 2014, 第 1 作者, 专利号: PCT/CN2014/081924
（ 46 ） 三维半导体器件制造方法, 发明, 2014, 第 1 作者, 专利号: PCT/CN2014/081925
（ 47 ） 三维半导体器件及其制造方法, 发明, 2014, 第 1 作者, 专利号: PCT/CN2014/081926
（ 48 ） 三维存储器及其制造方法, 发明, 2014, 第 1 作者, 专利号: PCT/CN2014/087478
（ 49 ） 半导体器件及其制造方法, 发明, 2015, 第 1 作者, 专利号: PCT/CN2015/095251
（ 50 ） 三维半导体器件及其制造方法, 发明, 2015, 第 1 作者, 专利号: PCT/CN2015/095254
（ 51 ） 三维半导体器件及其制造方法, 发明, 2016, 第 2 作者, 专利号: 201610052951.2
（ 52 ） 一种用于非易失性存储器的读操作方法及装置, 发明, 2016, 第 3 作者, 专利号: 201610821886.5
（ 53 ） 一种电荷泵电路, 发明, 2017, 第 2 作者, 专利号: 201610258416.2
（ 54 ） 一种闪存存储器的擦除方法, 发明, 2016, 第 4 作者, 专利号: 201610574703.4
（ 55 ） 一种读取方法及闪存存储器装置, 发明, 2017, 第 4 作者, 专利号: 201710208361.9
（ 56 ） 一种三维存储器适应性操作装置以及方法, 发明, 2017, 第 4 作者, 专利号: 201710343097.X
（ 57 ） 一种电荷泵系统及三维NAND存储器, 发明, 2017, 第 4 作者, 专利号: 201710847651.8
（ 58 ） 一种三维存储器及其制作方法, 发明, 2017, 第 4 作者, 专利号: 201711115785.7
（ 59 ） 一种三维存储器及其制备方法, 发明, 2017, 第 2 作者, 专利号: 201711165222.9
（ 60 ） 一种鳍式场效应晶体管及其制备方法, 发明, 2017, 第 2 作者, 专利号: 201711165223.3
（ 61 ） 一种非易失三维存储器的控制电路, 发明, 2017, 第 2 作者, 专利号: 201711281993.4
（ 62 ） 一种交叉耦合电荷泵, 发明, 2017, 第 4 作者, 专利号: 201711317955.X
（ 63 ） 一种CMOS振荡器电路, 发明, 2017, 第 4 作者, 专利号: 201711328023.5
（ 64 ） 一种改善阱注入前光刻胶残留的方法, 发明, 2018, 第 3 作者, 专利号: 201810043463.4
（ 65 ） 一种电荷泵系统, 发明, 2018, 第 4 作者, 专利号: 201810072043.9
（ 66 ） 一种基准电压源, 发明, 2018, 第 2 作者, 专利号: 201810072131.9
（ 67 ） 一种CSRAA编码电路及编码器, 发明, 2018, 第 3 作者, 专利号: 201810339429.1
（ 68 ） 一种闪存存储器及其编程验证系统和编程验证方法, 发明, 2018, 第 4 作者, 专利号: 201810373564.8
（ 69 ） 一种非易失性存储器控制系统, 发明, 2018, 第 3 作者, 专利号: 201810869979.4
（ 70 ） 一种适用于半导体存储器的升压电路, 发明, 2018, 第 4 作者, 专利号: 201810695495.2
（ 71 ） 一种脚本辅助的快速全定制设计方法, 发明, 2018, 第 4 作者, 专利号: 201811182556.1
（ 72 ） 基于BCH码的纠错能力可配置低功耗ECC系统实现方法, 发明, 2018, 第 4 作者, 专利号: 201810478220.3
（ 73 ） 一种纠错能力可配置的低功耗BCH码译码电路设计与实现, 发明, 2018, 第 4 作者, 专利号: 201810478181.7
（ 74 ） 一种用于闪存的数据恢复方法, 发明, 2018, 第 4 作者, 专利号: 201810502711.7
出版信息
发表论文
（1） Investigation of erase cycling induced TSG Vt shift in 3D NAND Flash Memory, IEEE Electron Device Letters, 2019, 通讯作者
（2） 3D NAND Flash的片上控制逻辑电路设计, 微电子学与计算机, 2019, 通讯作者
（3） 适用于3D NAND的高稳定度的capacitor-free LDO, 现代电子技术, 2019, 通讯作者
（4） A Novel Program Scheme for Program Disturbance Optimization in 3-D NAND Flash Memory, IEEE Electron Device Letters, 2018, 通讯作者
（5） The Optimization of Gate All Around-L-Shaped Bottom Select Transistor in 3D NAND Flash Memory, Journal of Nanoscience and Nanotechnology, 2018, 通讯作者
（6） Word line interference based data recovery technique for 3D NAND Flash, IEICE Electronics Express, 2018, 通讯作者
（7） A fast read retry method for 3D NAND flash memories using novel valley search algorithm, IEICE Electronics Express, 2018, 通讯作者
（8） Impact of BEOL Film Deposition on Poly-Si 3D NAND Device Characteristics, ICSICT 2018 （International Conference on Solid-State and Integrated Circuit Technology, 2018, 通讯作者
（9） Modeling and optimization of array leakage in 3 D NAND flash memory, 2018 IEEE International Conference on Integrated Circuits, Technologies and Applications, 2018, 通讯作者
（10） Investigation of Reducing Bow during High Aspect Ratio Trench Etching in 3D NAND Flash Memory, IEEE 14th International Conference on Solid-State and Integrated-Circuit Technology, 2018, 通讯作者
（11） A 12V Low-ripple and High-Efficiency Charge Pump with Continuous Regulation Scheme for 3D NAND Flash Memories, IEEE 14th International Conference on Solid-State and Integrated-Circuit Technology, 2018, 通讯作者
（12） Investigation of Cycling-Induced Dummy Cell Disturbance in 3D NAND Flash Memory, IEEE ELECTRON DEVICE LETTERS, 2017, 通讯作者
（13） A Novel Read Scheme for Read Disturbance Suppression in 3D NAND Flash Memory, IEEE Electron Device Letters, 2017, 通讯作者
（14） Leakage Characterization of Top Select Transistor for Program Disturbance Optimization in 3D NAND Flash, Solid State Electronics, 2017, 通讯作者
（15） A 1.2mV ripple, 4.5V charge pump using controllable pumping current technology, IEICE Electronics Express, 2017, 通讯作者
（16） Dynamic LLR scheme based on EM algorithm for LDPC decoding in NAND flash memory, IEICE Electronics Express, 2017, 通讯作者
（17） A high efficiency all-PMOS charge pump for 3D NAND flash memory, Journal of Semiconductors, 2016, 通讯作者
（18） Investigation of tunneling layer and inter-gate-dielectric engineered TaN floating gate memory, Integrated Ferroelectrics, 2016, 通讯作者
（19） Impact of Critical Geometry Dimension on Channel Boosting Potential in 3D NAND Memory, 2016 IEEE 13th International Conference on Solid-State and Integrated Circuit Technology, 2016, 通讯作者
（20） Simulation On Threshold Voltage Of L-Shaped Bottom Select Transistor In 3D NANDFlash Memory, 2016 IEEE 13th International Conference on Solid-State and Integrated Circuit Technology, 2016, 通讯作者
（21） String Select Transistor Leakage Suppression By Threshold Voltage Modulation In 3DNAND Flash Memory, 2016 IEEE 13th International Conference on Solid-State and Integrated Circuit Technology, 2016, 通讯作者
（22） Performance Enhancement of Metal Floating Gate Memory By Using a Bandgap Engineered High-k Tunneling Barrier, Ecs Transactions, 2016, 通讯作者
（23） Low temperature post deposition annealing investigation for 3D charge trap flash memory by Kelvin probe force microscopy, Applied physics A, 2015, 第 1 作者
（24） Physical Modeling of Gate-Controlled Schottky Barrier Lowering of Metal-Graphene Contacts in Top-Gated Graphene Field-Effect Transistors, scientific reports, 2015, 通讯作者
（25） Impact of continuing scaling on the device performance of 3D cylindrical junction-less charge trapping memory, Journal of Semiconductors, 2015, 通讯作者
（26） A write buffer design based on stable and area-saving embedded SRAM for flash applications, Science China Technological Sciences, 2015, 通讯作者
（27） Gate Bias Dependence of Complex Random Telegraph Noise Behavior in 65-nm NOR Flash Memory, IEEE Electron Device Letters, 2015, 通讯作者
（28） Low temperature atomic layer deposited HfO2 film for high performance charge trapping flash memory application, Semiconductor Science and Technology, 2014, 第 2 作者
（29） A Write buffer based on stable and area saving embedded SRAM for flash applications, Science China, 2014, 第 2 作者
（30） A 65-nm 1-Gb NOR floating-gate flash memory with less than 50-ns access time, Chin. Sci. Bull, 2014, 第 2 作者
（31） Effect of Pre-annealing to Blocking Oxide on the Performance of Dual Trappinglayer Engineered Charge Trapping Memory, Integrated Ferroelectrics, 2014, 第 2 作者
（32） Comparison of N2 and O2 anneal on the integrity of Al2O3/Si3N4/SiO2/Si memory gate stack, Chinese Physics B, 2014, 第 4 作者
（33） Investigation of charge loss characteristics of HfO2 annealed in N2 or O2 ambient, Chinese Journal of Semiconductors, 2014, 第 2 作者
（34） Investigation of HfAlO trapping layer with various Al contents by variable temperature Kelvin probe force microscopy, ECS Transactions, 2014, 第 2 作者
（35） A Study of P/E Cycling Impaction on Drain Disturb for 65nm NOR Flash Memories by Low Frequency Noise Analyze, Integrated Ferroelectrics: An International, 2014, 第 2 作者
（36） Metal Floating Gate Memory Device With SiO2/HfO2 Dual-Layer as Engineered Tunneling Barrier, Electron Device Letters, 2014, 第 2 作者
（37） A simple and accurate method to measure program/erase speed in a memory capacitor structure, Chin. Phys. B, 2013, 第 3 作者
（38） Investigation of Charge Loss Mechanism of Thickness-Scalable Trapping Layer by Variable Temperature Kelvin Probe Force Microscopy, IEEE ELECTRON DEVICE LETTERS, 2013, 第 2 作者
（2） 3D NAND Flash的片上控制逻辑电路设计, 微电子学与计算机, 2019, 通讯作者
（3） 适用于3D NAND的高稳定度的capacitor-free LDO, 现代电子技术, 2019, 通讯作者
（4） A Novel Program Scheme for Program Disturbance Optimization in 3-D NAND Flash Memory, IEEE Electron Device Letters, 2018, 通讯作者
（5） The Optimization of Gate All Around-L-Shaped Bottom Select Transistor in 3D NAND Flash Memory, Journal of Nanoscience and Nanotechnology, 2018, 通讯作者
（6） Word line interference based data recovery technique for 3D NAND Flash, IEICE Electronics Express, 2018, 通讯作者
（7） A fast read retry method for 3D NAND flash memories using novel valley search algorithm, IEICE Electronics Express, 2018, 通讯作者
（8） Impact of BEOL Film Deposition on Poly-Si 3D NAND Device Characteristics, ICSICT 2018 （International Conference on Solid-State and Integrated Circuit Technology, 2018, 通讯作者
（9） Modeling and optimization of array leakage in 3 D NAND flash memory, 2018 IEEE International Conference on Integrated Circuits, Technologies and Applications, 2018, 通讯作者
（10） Investigation of Reducing Bow during High Aspect Ratio Trench Etching in 3D NAND Flash Memory, IEEE 14th International Conference on Solid-State and Integrated-Circuit Technology, 2018, 通讯作者
（11） A 12V Low-ripple and High-Efficiency Charge Pump with Continuous Regulation Scheme for 3D NAND Flash Memories, IEEE 14th International Conference on Solid-State and Integrated-Circuit Technology, 2018, 通讯作者
（12） Investigation of Cycling-Induced Dummy Cell Disturbance in 3D NAND Flash Memory, IEEE ELECTRON DEVICE LETTERS, 2017, 通讯作者
（13） A Novel Read Scheme for Read Disturbance Suppression in 3D NAND Flash Memory, IEEE Electron Device Letters, 2017, 通讯作者
（14） Leakage Characterization of Top Select Transistor for Program Disturbance Optimization in 3D NAND Flash, Solid State Electronics, 2017, 通讯作者
（15） A 1.2mV ripple, 4.5V charge pump using controllable pumping current technology, IEICE Electronics Express, 2017, 通讯作者
（16） Dynamic LLR scheme based on EM algorithm for LDPC decoding in NAND flash memory, IEICE Electronics Express, 2017, 通讯作者
（17） A high efficiency all-PMOS charge pump for 3D NAND flash memory, Journal of Semiconductors, 2016, 通讯作者
（18） Investigation of tunneling layer and inter-gate-dielectric engineered TaN floating gate memory, Integrated Ferroelectrics, 2016, 通讯作者
（19） Impact of Critical Geometry Dimension on Channel Boosting Potential in 3D NAND Memory, 2016 IEEE 13th International Conference on Solid-State and Integrated Circuit Technology, 2016, 通讯作者
（20） Simulation On Threshold Voltage Of L-Shaped Bottom Select Transistor In 3D NANDFlash Memory, 2016 IEEE 13th International Conference on Solid-State and Integrated Circuit Technology, 2016, 通讯作者
（21） String Select Transistor Leakage Suppression By Threshold Voltage Modulation In 3DNAND Flash Memory, 2016 IEEE 13th International Conference on Solid-State and Integrated Circuit Technology, 2016, 通讯作者
（22） Performance Enhancement of Metal Floating Gate Memory By Using a Bandgap Engineered High-k Tunneling Barrier, Ecs Transactions, 2016, 通讯作者
（23） Low temperature post deposition annealing investigation for 3D charge trap flash memory by Kelvin probe force microscopy, Applied physics A, 2015, 第 1 作者
（24） Physical Modeling of Gate-Controlled Schottky Barrier Lowering of Metal-Graphene Contacts in Top-Gated Graphene Field-Effect Transistors, scientific reports, 2015, 通讯作者
（25） Impact of continuing scaling on the device performance of 3D cylindrical junction-less charge trapping memory, Journal of Semiconductors, 2015, 通讯作者
（26） A write buffer design based on stable and area-saving embedded SRAM for flash applications, Science China Technological Sciences, 2015, 通讯作者
（27） Gate Bias Dependence of Complex Random Telegraph Noise Behavior in 65-nm NOR Flash Memory, IEEE Electron Device Letters, 2015, 通讯作者
（28） Low temperature atomic layer deposited HfO2 film for high performance charge trapping flash memory application, Semiconductor Science and Technology, 2014, 第 2 作者
（29） A Write buffer based on stable and area saving embedded SRAM for flash applications, Science China, 2014, 第 2 作者
（30） A 65-nm 1-Gb NOR floating-gate flash memory with less than 50-ns access time, Chin. Sci. Bull, 2014, 第 2 作者
（31） Effect of Pre-annealing to Blocking Oxide on the Performance of Dual Trappinglayer Engineered Charge Trapping Memory, Integrated Ferroelectrics, 2014, 第 2 作者
（32） Comparison of N2 and O2 anneal on the integrity of Al2O3/Si3N4/SiO2/Si memory gate stack, Chinese Physics B, 2014, 第 4 作者
（33） Investigation of charge loss characteristics of HfO2 annealed in N2 or O2 ambient, Chinese Journal of Semiconductors, 2014, 第 2 作者
（34） Investigation of HfAlO trapping layer with various Al contents by variable temperature Kelvin probe force microscopy, ECS Transactions, 2014, 第 2 作者
（35） A Study of P/E Cycling Impaction on Drain Disturb for 65nm NOR Flash Memories by Low Frequency Noise Analyze, Integrated Ferroelectrics: An International, 2014, 第 2 作者
（36） Metal Floating Gate Memory Device With SiO2/HfO2 Dual-Layer as Engineered Tunneling Barrier, Electron Device Letters, 2014, 第 2 作者
（37） A simple and accurate method to measure program/erase speed in a memory capacitor structure, Chin. Phys. B, 2013, 第 3 作者
（38） Investigation of Charge Loss Mechanism of Thickness-Scalable Trapping Layer by Variable Temperature Kelvin Probe Force Microscopy, IEEE ELECTRON DEVICE LETTERS, 2013, 第 2 作者
